인공지능(AI)부터 5G, 사물인터넷(IoT), 자율주행 자동차까지 반도체는 어느새 4차 산업혁명 시대를 이끌어가는 핵심 기술로 자리 잡았다. 최근 반도체 품귀현상으로 자동차 공장들이 생산을 멈추고 전자기기 생산에 차질을 빚고 있는 것이 이를 방증한다.
이런 반도체가 점차 고도화되고 복잡해지면서 그에 따라 반도체 공정기술 또한 발전해 나가고 있다.
특히 차세대 디바이스 크기에 따라 반도체의 크기가 점점 작아지고 고집적화되면서 초미세 공정 기술이 더욱 중요해지고 있다. 이에 따라 초미세 공정을 가능케 하는 EUV(극자외선)과 GAA 구조 트랜지스터에 대해 알아보는 시간을 가지려 한다.
 |
| EUV(극자외선) 공정을 시각화 한 그래픽. (사진제공=삼성전자) |
◇나노 공정 회로 패턴 새겨넣는 EUV
전 세계 파운드리(반도체 위탁생산) 시장을 대만의 TSMC와 한국의 삼성전자가 양분하고 있다고 해도 과언은 아니다. 이 두 기업들은 서로 나노미터(nm) 공정에서 더 진보되고 세밀한 공정 기술을 확보했는지 경쟁해왔다. 이들 기업이 나노 단위의 공정에서 경쟁하는데 가장 중요한 핵심 장비는 EUV 설비다.
반도체 산업에서 EUV란 반도체를 만드는 데 있어 중요한 과정인 포토공정에서 극자외선 파장의 광원을 사용하는 리소그래피 기술 또는 이를 활용한 제조공정을 말한다.
반도체 칩을 생산할 때 웨이퍼라는 실리콘 기반의 원판, 즉 둥근 디스크는 감광물질로 코팅이 되고, 스캐너라고 하는 포토공정 설비로 들어가게 된다. 이 설비 안에서 회로 패턴을 새겨 넣기 위해 레이저 광원을 웨이퍼에 투사하는 노광 작업을 진행한다.
이렇게 해서 반도체 칩 안에 현미경으로 봐야 보일 정도로 작고 미세한 회로소자 수십억개를 형성하게 된다. EUV 공정은 이러한 노광 단계를 극자외선 파장을 가진 광원을 활용해 진행하는 것을 말한다.
반도체 칩 제조 분야에선 웨이퍼 위에 극도로 미세한 회로를 새겨 넣는 것이 필수다. 그래야만 트랜지스터와 콘덴서 등 소자들을 지름 300mm의 제한된 웨이퍼 공간에 더 많이 집적하고, 성능과 전력효율 또한 높일 수 있기 때문이다.
7나노 이하의 공정에서는 EUV 노광장비가 없으면 반도체 생산이 불가능하기 때문에 나노공정에서는 핵심적인 장비다. 기존의 불화아르곤(ArF)에 비해 파장이 짧아 세밀한 반도체 회로 패턴 구현이 가능하기 때문이다. 또 멀티 패터닝 공정 축소로 성능과 수율 향상도 가져왔다. EUV 광원은 기존 공정에 적용 중인 ArF 광원보다 파장이 훨씬 짧기 때문에, 더 미세하고 오밀조밀하게 패턴을 새길 수 있다.
 |
| 반도체 공정에 들어가는 트랜지스터의 발전사. (자료제공=삼성전자) |
◇초고집적회로 시대의 트랜지스터는 GAA 구조
트랜지스터는 반도체를 구성하는 주요 소자로 전류의 흐름을 조절하여 증폭하거나 스위치 역할을 한다. 트랜지스터에서 가장 중요한 부분이 바로 게이트(GATE)다. 게이트에 전압을 가하면 전류가 흐르고, 반대의 경우에는 전류가 차단되는 것이다.
반도체 칩 하나에 이러한 트랜지스터가 수천만에서 수억 개 들어가는 초고집적회로 시대를 맞아 미세한 공정을 진행하며, 트랜지스터의 크기도 점점 작아질 수밖에 없었다. 이에 따라 작은 크기의 트랜지스터를 정밀하게 컨트롤해야하는 필요성이 생겼다.
트랜지스터는 게이트에 전압이 가해지면 채널을 통해 소스와 드레인으로 전류가 흐르면서 동작하게 된다. 기존에 사용하던 평판(Planar) 트랜지스터는 게이트와 채널이 하나의 면으로 맞닿아 있는 평면(2D)구조로 트랜지스터의 크기를 줄이다 보면 소스와 드레인 간 거리가 가까워져 게이트가 제 역할을 못하고 누설전류가 생기는 단채널 현상이 발생하는 등 동작 전압을 낮추는 데 한계가 있었다.
이를 개선하기 위해 입체구조의 공정기술이 개발되었는데 이를 핀펫(FinFET)이라고 한다. 구조가 물고기 지느러미 모양을 닮았다고 해서 핀 트랜지스터라고 불렀다. 게이트와 채널 간 접하는 면이 넓을수록 효율이 높아진다는 점에서 착안해 게이트와 채널이 3면에서 맞닿는 3차원 구조로 접점 면적을 키워 반도체 성능을 향상시켰다.
핀 트랜지스터는 여전히 첨단 반도체 공정에 사용되고 있지만 최근 4나노 이후의 공정에서는 더 이상 동작 전압을 줄일 수 없다는 한계가 발견됐다.
이를 위해 새롭게 탄생한 것이 바로 차세대 3나노 GAA 구조다. 3나노 이하 초미세 회로에 도입될 GAA구조의 트랜지스터는 전류가 흐르는 채널 4면을 게이트가 둘러싸고 있어 전류의 흐름을 보다 세밀하게 제어하는 등 채널 조정 능력을 극대화했다. 이로 인해 높은 전력 효율을 얻을 수 있다.
삼성전자의 경우 이미 GAA를 차세대 3나노 공정에 도입하겠다고 소개한 바 있다. 삼성전자는 여기서 그치지 않고 기존 GAA 구조를 한층 더 발전시킨 기술을 보여줬다. 단면의 지름이 1나노미터 정도로 얇은 와이어(Wire) 형태의 채널의 경우 충분한 전류를 얻기가 힘든 점을 개선한 것으로, 종이처럼 얇고 긴 모양의 나노시트(Nano Sheet)를 여러 장 적층해 성능과 전력효율을 높인 독자적인 기술 MBCFET(Multi Bridge Channel FET)이다.
MBCFET 공정은 7나노 핀펫 트랜지스터보다도 차지하는 공간을 45% 가량 줄일 수 있으며, 약 50%의 소비전력 절감과 약 35%의 성능 개선 효과가 있을 것으로 기대된다. 뿐만 아니라 나노시트 너비를 특성에 맞게 조절할 수 있어 높은 설계 유연성을 갖고 있으며, 핀펫 공정과도 호환성이 높아 기존 설비와 제조 기술을 활용할 수 있다는 장점도 가지고 있다.
”는 인공지능, 빅데이터, 자율주행, 사물인터넷 등 고성능과 저전력을 요구하는 차세대 반도체에 적극 활용될 예정이다.
한장희 기자 mr.han777@viva100.com
기자의 다른기사보기 >
